職位年薪:40萬
企業(yè)名稱:合肥某知名半導體公司
職位描述:
1、根據(jù)設計規(guī)格書,制定ASIC芯片模塊級架構和詳細設計規(guī)格書,完成芯片模塊的設計,編寫相關開發(fā)技術文檔;
2、根據(jù)芯片的功能與性能要求,在軟件或硬件仿真平臺上進行芯片的功能與性能測試;
3、模塊綜合、時序分析與相關IP的集成與測試。
任職要求:
1、 計算機、通信、電子及相關專業(yè),本科及以上學歷;
2、 熟練掌握 Verilog/systemverilog/VHDL其中一門語言,能夠熟練使用一種仿真工具;熟悉業(yè)界主流FPGA芯片、開發(fā)流程、工具使用與調(diào)試方法;
3、 具備時序分析與邏輯優(yōu)化能力;
4、 善于思考、分析與總結,工作積極主動,有良好的溝通協(xié)作能力和敬業(yè)精神;具備優(yōu)異的學習能力、踏實努力;
5、 具有英文尤其是專業(yè)閱讀能力;
6、具有數(shù)字IC/FPGA邏輯設計相關項目經(jīng)驗優(yōu)先。
職位周期:35天
咨詢熱線 15102156868